Logikbeispiel Für Zwei Kaskadierte Funktionsbausteine Schaltersynchronisation - SICK Flexi Soft Betriebsanleitung

7
LOGIKPROGRAMMIERUNG IM HAUPTMODUL
146 B E T R I E B S A N L E I T U N G | Flexi Soft im Flexi Soft Designer
Nicht kaskadierter Modus – ohne Kaskade-Eingang
Wenn der Funktionsbaustein Schaltersynchronisation ohne Kaskade-Eingang konfiguriert
wird, unterstützt er die Auswertung von bis zu drei Eingangspaaren. Eine Änderung
eines beliebigen Eingangssignals startet den Timer. Die Ausgänge 1A bis 3B behalten
ihre Werte während der konfigurierten Haltezeit für Ausgänge. Wenn der Timer abgelaufen
ist, nehmen die Ausgänge 1A bis 3B die zu diesem Zeitpunkt aktuellen Werte der Ein‐
gänge 1A bis 3B an, unabhängig vom Ergebnis der Antivalenzprüfung. Die Ausgänge
behalten diese Werte, bis der nächste Synchronisationsprozess stattfindet.
Kaskadierter Modus – mit Kaskade-Eingang
Mehrere Funktionsbausteine Schaltersynchronisation können zu einer Kaskade kombi‐
niert werden, so dass alle Ausgänge genau gleichzeitig geschaltet werden.
Durch Kaskadierung von mehreren Funktionsbausteinen Schaltersynchronisation ist es
möglich, mehr als sechs Eingänge zu synchronisieren. Wenn der Funktionsbaustein mit
Kaskade-Eingang konfiguriert wird, ist zusätzlich der Kaskade-Ausgang vorhanden.
HINWEIS
Alle kaskadierten Funktionsbausteine müssen mit derselben Haltezeit für Ausgänge konfi‐
guriert werden.
Abbildung 109: Logikbeispiel für zwei kaskadierte Funktionsbausteine Schaltersynchronisation
Die Signale aller Kaskade-Ausgänge müssen mithilfe eines OR-Funktionsbausteins und
eines CPU-Merkers auf die Kaskade-Eingänge aller benutzten Funktionsbausteine Schal‐
tersynchronisation zurückgeführt werden
HINWEIS
• Für die Rückführung auf die Kaskade-Eingänge keine Sprungadresse, sondern einen
CPU-Merker verwenden. Damit wird erreicht, dass alle zugehörigen Funktionsbau‐
steine Schaltersynchronisation das Signal im selben Logikzyklus verarbeiten.
• Der Timer wird um den entsprechenden Wert erhöht, der nötig ist, um die Verzöge‐
rung zu kompensieren, die durch die Verknüpfung des Kaskade-Eingangs mithilfe
des CPU-Merkers entsteht.
Eine steigende Flanke am Kaskade-Eingang startet den Timer (der Startwert des Timers
ist die Systemzeit des letzten Logikzyklus). Wenn der Timer abgelaufen ist, nehmen die
Ausgänge 1A bis 3B die zu diesem Zeitpunkt aktuellen Werte der Eingänge 1A bis 3B
an, unabhängig vom Ergebnis der Antivalenzprüfung. Die Ausgänge behalten diese
Werte, bis der nächste Synchronisationsprozess stattfindet.
(siehe Abbildung 113, Seite
8012479/16HC/2020-01-23 | SICK
Irrtümer und Änderungen vorbehalten
149).