Inhaltsverzeichnis
Werbung
Regelungsanweisungen
6.25
Stoßfreie Umschaltung (BUMP)
CPU
QnA-Serie
Q4ARCPU
Operanden
MELSEC Q
Interne Operanden
(System, Anwender)
Bit
s1
—
s2
—
d1
—
d2
—
GX IEC
Developer
MELSEC-Anweisungsliste
GX
Developer
Variablen
Operand
s1
s2
d1
d2
Regelungsanweisungen MELSEC Q4AR/QnPH/QnPRH
System Q
Q12P(R)HCPU
©
MELSECNET/10/H
File-
Register
Wort
©
©
©
©
©
©
©
©
Bedeutung
Anfangsadresse der Eingangsdaten
Anfangsadresse der Konstanten
Anfangsadresse des Blockspeichers
Anfangsadresse des Regelungskennsatzes
Stoßfreie Umschaltung (BUMP)
Q25P(R)HCPU
©
Operanden
Sonder-
Direkt J \
module
Register
U \G
Bit
Wort
—
—
—
—
—
—
—
—
—
—
—
—
Kontaktplan
Index-
Konstanten
Andere
K, H (16#)
Zn
—
—
—
—
—
—
—
—
—
—
—
—
IEC-Anweisungsliste
UNIRDME1, UNIRDKE1, UNIRDE1
Error
Schritte
Flag
SM0
8
UNIRDGE1
6 – 105
Werbung
Inhaltsverzeichnis
