Inhaltsverzeichnis
Werbung
9.2.1
LIR/TIR: 16-bit-Register
indirekt laden/transferieren
LIR und TIR auf den
Kachelbereich
LIR/TIR auf
8-bit-Speicherbereiche
Programmieranleitung CPU 928B
C79000-B8500-C898-01
Speicherzugriffe über Adresse in AKKU 1
Die folgende Tabelle zeigt Ihnen, welche Registernummern Sie bei
der CPU 928B für die Operationen LIR und TIR verwenden dürfen
und wie diese belegt sind.
Tabelle 9-2
16-bit-Register für LIR/TIR
Register-Nr. Registerbelegung (je 16 bit breit)
0
AKKU-1-H (linkes Wort von AKKU1, Bit 16 - 31)
1
AKKU-1-L (rechtes Wort von AKKU1, Bit 0 - 15)
2
AKKU-2-H
3
AKKU-2-L
6
DBA
8
DBL
9
AKKU-3-H
10
AKKU-3-L
11
AKKU-4-H
12
AKKU-4-L
15
SAZ
1)
Soll über AKKU-1-L der Inhalt der adressierten Speicherzelle in das Register '1'
geladen werden, so wird dadurch die in AKKU-1-L hinterlegte Adresse
überschrieben.
Die Register 4, 5, 7, 13und 14 sind bei der CPU 928B nicht vorhan-
den. LIR/TIR-Operationen mit diesen Registernummern werden wie
eine Nulloperation (NOP) behandelt..
Die Befehle LIR und TIR sind im Mehrprozessor-Automatisierungsgerät
AG S5-135U nicht für den Zugriff auf den Kachelbereich (Adressen
F400H bis FBFFH) geeignet. Verwenden Sie stattdessen die Befehle
aus Abschnitt 9.4.4 "Zugriff auf den Kachelspeicher" oder die Sonder-
funktionen aus Abschnit 6.21 "Kachelzugriffe".
Wird mit LIR/TIR auf Speicherbereiche zugegriffen, die nur 8 bit breit
sind (Speicheradressen von E400H bis E7FFH sowie ≥ EE00H, so be-
achten Sie, daß
• • bei TIR nur das Low-Byte des Registers übertragen wird (das
High-Byte des Registers geht verloren)
und
• • bei LIR das High-Byte des Registers mit FFH überschrieben wird.
(Datenbaustein-Anfangsadresse)
(Datenbaustein-Länge)
(STEP-Adreßzähler)
1)
9
9 - 9
Werbung
Kapitel
Inhaltsverzeichnis
