Inhaltsverzeichnis
Werbung
11 Test und Debugging
11.1 Embedded Trace Macrocell ETM9
Im ARM946E-S des ERTEC 200 ist ein ETM9-Modul integriert welches ein Tracen von Befehlscode und Daten
ermöglicht. Das ETM-Modul wird vom ARM946E-S mit den notwendigen Signalen versorgt um die
Tracefunktionen durchführen zu können. Bedient wird das ETM9-Modul über das Trace- oder JTAG-Interface. Die
Traceinformationen werden in einem internen FIFO abgelegt und über die Schnittstelle zum Debugger
weitergeleitet. Das ETM-Interface steht am LBU-Port als alternative Funktion zur Verfügung. Die Selektion erfolgt
über die Konfigurationspins CONGIG[6, 5, 2] = 101 b.
11.1.1 Tracemodi
Normal-Mode mit 4- oder 8-Bit Datenbreite
•
Übertragungsmodes
•
Fullrate-Mode bei 50 oder 100MHz (Datenübernahme durch Debugger mit steigender Trace-Clock-
o
Flanke)
Halfrate-Mode bei 150MHz (Datenübernahme durch Debugger mit beiden Trace-Clock-Flanke)
o
11.1.2 Features des ETM9-Modul
Im ERTEC 200 ist die Ausprägung des ETM9-Moduls Medium.
Es besitzt folgende Features:
4 Adresskomparatorpaare
•
2 Datenkomparatoren mit Filterfunktion
•
1 Triggereingange (über GPIO extern verfügbar)
•
1 Triggerausgang (über GPIO extern verfügbar)
•
8 Memory-Map-Decoder zum Dekodieren des physikalischen Adressbereichs des ERTEC 200
•
1 Sequenzer
•
2 Counter
•
*1 Ergänzend zur ETM9 Spezifikation wurden die 8 MMD Regionen per Hardware dekodiert:
SEG0: 0k – 4k
•
SEG0: voll
•
SEG1: 0M – 1M
•
SEG1: 1M – 2M
•
SEG2: 0M – 256M
•
SEG3: 0k – 16k
•
SEG3: 16k – 32k
•
SEG4,5,7,8: voll
•
Weitere Informationen zum ETM sind im Dokument /1/ Kapitel 9 nachzulesen.
11.1.3 ETM9 – Register
Auf eine Beschreibung der ETM-Register wird in diesem Dokument verzichtet da abhängig von den
verschiedenen ETM-Versionen diese unterschiedlich behandelt werden.
Eine detaillierte Beschreibung ist unter /7/ nachzulesen.
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
: Instruction- und Datenzugriff auf I-Cache
: Instruction- und Datenzugriff auf BOOT-ROM / SDRAM / CS0
: Datenzugriff auf IRT - Register
: Instruction- und Datenzugriff auf IRT - KRAM
: Instruction- und Datenzugriff auf externes SDRAM
: Instruction- und Datenzugriff auf externes CS0 (normalerweise Flash)
: Instruction- und Datenzugriff auf externes CS1 (normalerweise SRAM)
: Datenzugriff auf interne Register (APB, ICU, EMIF, DMA)
93
(*1)
ERTEC 200 Handbuch
Version 1.1.2
Werbung
Inhaltsverzeichnis
