Inhaltsverzeichnis
Werbung
(1) Ein Zugriff auf nicht vorhandene Adressen wird von den einzelnen Funktionsgruppen des ERTEC 200 erkannt und
löst einen Puls mit der Dauer Tp = 2/50MHz aus. Bei Auswertung dieses Interrupts ist der angeschlossene FIQ-
Eingang als flangengetriggerter Eingang zu parametrieren.
2.9.9
IRQ-Interrupts als FIQ-Interrupt-Quellen
Auf FIQ6 und FIQ7 können Interrupts aus dem IRQ-Interrupt gelegt werden.
Die Interrupts des FIQ-Interrupt-Controllers dienen zum Debugging, Überwachen der Adressraumzugriffe und für
Watchdog.
Die FIQ-Interrupts Nr. 4 und 5 sind die Interrupts der embedded ICE RT Kommunikation. Anstatt des ICE kann auch der
UART als Debugger verwendet werden. Ein effektives Real-Time-Debugging wird möglich, wenn man die IRQ-Interrupt-
Quellen des UART auf die FIQ's mit den Nummern 6 oder 7 mappt. Dadurch ist ein Debuggen von Interruptroutinen
möglich.
2.9.10 Interrupt-Control-Register
Mit den Interrupt-Control Registern wird die komplette Steuerung, Priorisierung und Maskierung der IRQ/FIQ-Interrupt-
Controller eingestellt.
Offsetadresse
Register-Name
IRVEC
FIVEC
LOCKREG
FIQ1SREG
FIQ2SREG
IRQACK
FIQACK
IRCLVEC
MASKALL
IRQEND
FIQEND
FIQPR0
FIQPR1
FIQPR2
FIQPR3
FIQPR4
FIQPR5
FIQPR6
FIQPR7
FIQISR
FIQIRR
FIQ_MASKREG
IRREG
MASKREG
ISREG
TRIGREG
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
ICU
(Basisadresse 0x5000_0000)
Adressbereich
0x0000
4 Byte
0x0004
4 Byte
0x0008
4 Byte
0x000C
4 Byte
0x0010
4 Byte
0x0014
4 Byte
0x0018
4 Byte
0x001C
4 Byte
0x0020
4 Byte
0x0024
4 Byte
0x0028
4 Byte
0x002C
4 Byte
0x0030
4 Byte
0x0034
4 Byte
0x0038
4 Byte
0x003C
4 Byte
0x0040
4 Byte
0x0044
4 Byte
0x0048
4 Byte
0x004C
4 Byte
0x0050
4 Byte
0x0054
4 Byte
0x0058
4 Byte
0x005C
4 Byte
0x0060
4 Byte
0x0064
4 Byte
Zugriff
Default
R
0xFFFFFFFF
R
0xFFFFFFFF
R/W
0x00000000
R/W
0x00000000
R/W
0x00000000
R
0xFFFFFFFF
R
0xFFFFFFFF
W
0x----
R/W
0x00000001
W
0x----
W
0x----
R/W
0x00000007
R/W
0x00000007
R/W
0x00000007
R/W
0x00000007
R/W
0x00000007
R/W
0x00000007
R/W
0x00000007
R/W
0x00000007
R
0x00000000
R
0x00000020
R/W
0x000000FF
R
0x000001xx
R/W
0x0000FFFF
R
0x00000000
R/W
0x00000000
25
Beschreibung
Interrupt Vector Register
Fast Interrupt Vector Register
Priority Lock Register
Fast-Int Request1 Select Register
(FIQ6 am FIQ-Interruptcontroller)
Fast-Int Request2 Select Register
(FIQ7 am FIQ-Interruptcontroller)
Interrupt Vector Register mit IRQ
Acknowledge
Fast Interrupt Vector Register mit
FIQ Acknowledge
Interrupt Request Clear Vector
Maske für alle Interrupts
Ende von IRQ-Interrupt
Ende von FIQ-Interrupt
FIQ Priority Register am Eingang
FIQ0 des FIQ-Interruptcontrollers
FIQ Priority Register am Eingang
FIQ1 des FIQ-Interruptcontrollers
FIQ Priority Register am Eingang
FIQ2 des FIQ-Interruptcontrollers
FIQ Priority Register am Eingang
FIQ3 des FIQ-Interruptcontrollers
FIQ Priority Register am Eingang
FIQ4 des FIQ-Interruptcontrollers
FIQ Priority Register am Eingang
FIQ5 des FIQ-Interruptcontrollers
FIQ Priority Register am Eingang
FIQ6 des FIQ-Interruptcontrollers
FIQ Priority Register am Eingang
FIQ7 des FIQ-Interruptcontrollers
FIQ In Service Register
FIQ Request Register
FIQ Interrupt Mask Register
Interrupt Request Register
Interrupt Mask Register
In Service Register
Trigger Select Register
ERTEC 200 Handbuch
Version 1.1.2
Werbung
Inhaltsverzeichnis
