Datenaustausch Über Den Peripheriebereich - Siemens simatic s5-115u Handbuch

Kommunikationsmöglichkeiten CPU 945 Handbuch
Die Koppelmerkerbytes werden außerdem in der bekannten Weise im DBI definiert.
Beispiel: Die CPU soll zwei CPs ansprechen. In der Tabelle 12.2 sind für ein Beispiel die benötig-
ten Merkerbytes und eine mögliche Numerierung dargestellt.
Tabelle
12.2
Definition der Koppelmerker beim Einsatz zweier
CPs
(Beispiel)
12.2.2 Datenaustausch über den Peripheriebereich
Einfache signalvorverarbeitende IPs bzw. einfache CPs kommunizieren meist über den normalen
Peripheriebereich für digitale und analoge Peripherie OF000,
,,.
OFOFF, (oder auch über den Q-Be-
reich). Die Kommunikation erfolgt dann über die Peripheriebefehle L PY, L PW, T PY, T PW,
...
.
12.2.3 Datenaustausch über Hantierungsbausteine FB244
...
249
Komplexe Aufgaben werden Im SIMATIC 55-System von programmierbaren und parametrierbaren
Baugruppen (CPs und IPs) bearbeitet.
Für den Datenaustausch zwischen CPU und CPIIP besitzen diese Baugruppen ein "Dual-Port-RAM"
(Kachel) von 1 X 2 1 0 Byte bzw. 2 X 2 1 0 Byte.
Diesem Schnittstellenspeicher wird in der CPU 945 ein Adreßbereich (0000 F400,
...
0000 F7FFH
brw.0000F400H
...
0000 FBFFH) zugeordnet, der über eine Kachel adressierbar ist.
Da bei der Kacheladressierung alle CPsIlPs denselben Adreßbereich (0000 F400,
...
0008 F B F F , )
nutzen, muß über eine Kachelnummer (=Schnittstellennummer) dieser Adreßbereich jeweils
genau einem CPIIP zugeordnet werden:
Der CPIIP erhält seine "Adresse" durch Einstellung einer Schnittstellennummer (0
...
255).
Im Steuerungsprogramm wird der CPIIP über parametrierbare "Hantierungsbausteine"
adressiert. Die Hantierungsbausteine sorgen dafür, daß die gewählte Schnittstellennummer in
ein Kachelselektregister (Adresse: 0000 F E F F , ) geschrieben und damit der gewählte CPIIP
adressiert wird, und wickeln die Kommunikation zwischen CPU und CPIIP ab.
Die Bausteine FB244
...
249 ermöglichen den Einsatz von Kommunikationsprozessoren und sig-
nalvorverarbeitenden Baugruppen. Diese "Hantierungsbausteine" steuern den Datenaustausch
zwischen der CPU und dem Kachelbereich dieser Baugruppen. Sie benötigen keinen Platz im
Programmspeicher und keine Merker-, Zeit- und Zählbereiche.