Inhaltsverzeichnis
Werbung
5 Bedienung
Selbstüberwachung der CPU
5.5
5.5
Selbstüberwachung der CPU
Die CPU führt Sicherheitsüberwachungsroutinen durch, die entweder nur nach einem Reset
oder auch zyklisch ablaufen. Die CPU kennt zwei verschiedene Resetarten:
Power On--Reset
erfolgt immer, wenn die 5 V-Versorgung unter 4,45 V abgesunken ist, d.h. die Hilfsenergie
länger als in den technischen Daten angegeben, unterbrochen wurde.
Alle Parameter und Strukturen werden aus dem Anwenderprogrammspeicher ins RAM neu
geladen. Die aktuellen Prozessgrößen und der Reglerstatus werden aus dem EEPROM für
diese Daten neu geladen.
Bei S91 = 1 blinkt zur Kennung nach einem Power-On-Reset die digitale x-Anzeige (1) und w/y-
Anzeige (2). Die Quittierung erfolgt über die Umschalttaste (6).
Mit S91 = 0 wird das Blinken unterdrückt.
Watch_dog-Reset
Der Prozessor hat einen integrierten watch_dog, der eigenständig den zyklischen Ablauf der
Programme überwacht.
Bei Auftreten eines watch_dog-Resets werden die Parameter und Strukturen aus dem Anwen-
derprogrammspeicher ins RAM neu geladen. Die aktuellen Prozessgrößen und der Reglersta-
tus werden für das Weiterarbeiten dem RAM entnommen.
Eine Blinksignalisierung über die Frontbaugruppe findet nicht statt.
Nach jedem Reset erscheint in der digitalen x-Anzeige (1) und w/y-Anzeige (2) für maximal 5 s
CPU/tESt.
Jeder erkannte Fehler der Selbstüberwachung führt zu einer blinkenden Fehlermeldung auf der
digitalen x-Anzeige (1) mit definierten Zuständen der Analog- und Binärausgänge. Die in der
Tabelle aufgeführten Reaktionen sind natürlich nur möglich (da es sich um einen Selbsttest han-
delt), wenn die Fehler in der Form auftreten, dass die entsprechenden Ausgänge bzw. die
Frontgruppe noch einwandfrei angesteuert werden bzw. die Ausgänge selbst noch funktionie-
ren.
Fehlermeldung
x-Anzeige (1)
während Überwa-
chung CPU/tESt
im Fehlerfall CPU
MEM
1)
OP.1.*
1)
OP.*.3
1)
auch doppelte Fehleranzeige OP.1.3 möglich. * bedeutet Ziffer dunkel
2)
Wenn mit S22 = 3 2BA Relais angewählt ist, findet keine Überwachung statt.
Bei BE3 bis BE7, S22 = 2, wird im Fehlerfall die Wirkung der Binäreingänge (nach der Invertierung) auf 0 gesetzt
Tabelle 5-8
Fehlermeldung der CPU
202
Überwachung
Überwachungs-
von
zeitpunkt
EEPROM,
nach jedem Reset
RAM, EPROM
EEPROM
beim Abspeichern
Datenverkehr
zyklisch
Steckplatz 1:
UNI-Modul
Datenverkehr
zyklisch
Steckplatz 3
4BA + 2BE
bzw. 5BE Op-
tion
primäre Fehlerursache/Abhilfe
überwachte Bausteine der CPU bzw.
EEPROM defekt/ Frontbaugruppe aus-
tauschen
tauschen
Option nicht gesteckt, defekt oder S9
korrespondiert nicht mit gesteckter Op-
tion / Option stecken bzw. austauschen
bzw. S9 korrigieren.
Option nicht gesteckt, defekt oder S22
korrespondiert nicht mit gesteckter
Option / Option stecken bzw. aus-
tauschen bzw. S22 korrigieren
C73000-B7400-C142-08
Handbuch
2)
SIPART DR19
Werbung
Inhaltsverzeichnis
