Inhaltsverzeichnis
Werbung
Verfügbare Sprachen
Verfügbare Sprachen
Testpunkt Netz-Name
TP158
AV_A4
TP159
AV_A3
TP160
AV_A2
TP161
AV_A1
TP162
AV_A0
TP163
AV_A10
TP164
AV_A11
TP165
/BCS1
TP166
/BCS0
TP167
/BRAS
TP168
/BCAS
TP169
/BWE
TP170
DQM
TP171
LP2
TP174
PLLVDD
TP172
PLLVSS
TP178
LP2 (über Widerstand)
TP177
GNDD
TP175
CKEA0
TP176
CKEA1
Blatt 2
CPU/Demux
TP1155
5V M-PEG
TP1040
5V_OSC
TP257
MCLK_SDC
TP243
27MHzCLK
TP1034
27MHz OSC2
TP1032
27MHz OSC1
TP256
27MHzOUT
TP254
CLK_27_OSCOUT
TP997
CLK_27_0
TP229
CLK_27_1
TP998
CLK_27_2
TP999
CLK_27_3
TP263
CLK_27_4
TP262
CLK_27_5
TP226
CLK_27_6
TP225
CLK_27_7
TP224
CLK_27_8
TP223
CLK_27_9
TP1067
PDATA_DIR
TP218
MCLK_54
TP1061
MCLK_54_CPU
TP1137
TCK_CPU
TP1141
TCK_CPU
TP264
TDI_CI_DRAMC_LLC
TP265
TMS_CI_DRAMC_LLC
TP266
TDO_CI_DRAMC_LLC
TP267
TCK_CI_DRAMC_LLC
TP268
TRST_LLC
TP215
TDI_CPU
TP214
TDO_CPU
TP213
TMS_CPU
TP212
TCK_CPU
TP211
TRST_CPU
TP234
MPEG_TO_USER_IPL_B MPEG an Benutzer-Interprozessor-Verbindungs-Daten
TP235
USER_TO_MPEG_IPL
TP220
18M_CLOCK_RESET
TP201
/CI_RESET
TP203
/1EEE1394_RESET
TP219
/OFFHOOK
TP249
/PALENC_AV_RESET
TP248
NVM_WP#
TP995
22KHZ_EN
TP216
TS/NPES
TP1105
ROM_SIZE
Funktion
SDARM Adresse 4
SDRAM Adresse 3
SDRAM Adresse 2
SDRAM Adresse 1
SDRAM Adresse 0
SDRAM Adresse 10
SDRAM Adresse 11
SDRAM 1 Chip-Auswahl
SDRAM 0 Chip-Auswahl
RAS SDRAM Steuerung
CAS SDRAM Steuerung
SDRAM Schreib-Freigabe
SDRAM Daten-Steuerungs-Maske
PLL Steuerung
81MHz PLL lokale Stromversorgung
81MHz PLL lokale Erde
PLL Steuerung
Digitale Erde
Taktgeber-Freigabe, SDRAM 0
Taktgeber-Freigabe, SDRAM 1
5V MPEG Speisespannung
5V Speisespannung an 27MHz Schwingspannung
27MHz Oszillator-Rückkopplung
27MHz Taktgeber
27MHz Schwingquarz
27MHz Schwingquarz
27MHz Oszillator-Ausgangs-Kollektor
Vorgespannter 27 MHz Oszillator-Taktgeber-Ausgang an integrierten Puffer-Schaltkreis
27 MHz Oszillator-Taktgeber-Ausgang 0
27 MHz Oszillator-Taktgeber-Ausgang 1
27 MHz Oszillator-Taktgeber-Ausgang 2
27 MHz Oszillator-Taktgeber-Ausgang 3
27 MHz Oszillator-Taktgeber-Ausgang 4
27 MHz Oszillator-Taktgeber-Ausgang 5
27 MHz Oszillator-Taktgeber-Ausgang 6
27 MHz Oszillator-Taktgeber-Ausgang 7
27 MHz Oszillator-Taktgeber-Ausgang 8
27 MHz Oszillator-Taktgeber-Ausgang an CPU PLL
Steuerung für parallellen Datenübertragungsweg
54MHz Taktgeber-Ausgang nach Widerstand
54MHz Taktgeber-Ausgang direkt auf integriertem Schaltkreis
JTAG Taktgeber an CPU
JTAG Taktgeber an CPU
JTAG Daten-Eingang an DRAM
JTAG Test-Betriebsart-Einstellung für DRAM Regler/IEEE 1394 LLC Chip
JTAG Daten-Ausgang
JTAG Taktgeber-Eingang
JTAG Rückstellungs-Eingang
JTAG Daten-Eingang an CPU
JTAG Daten-Ausgang an CPU
JTAG Test-Betriebsart-Einstellung für CPU
JTAG Taktgeber an CPU
JTAG Rückstellung an CPU
Benutzer an MPEG Interprozessor-Verbindungs-Daten
18MHz Taktgeber-Rückstellung
/CI_RÜCKSTELLUNG
/1EEE1394_RÜCKSTELLUNG
Nicht nicht-aufgelegt erkannt
PAL-Encoder-Rückstellung
NVM Schreibschutz
22KHZ Freigabe-Stift
Transportstrom-Auswahl
ROM_GRÖSSE
201
Werbung
Inhaltsverzeichnis
