HLG Hochlaufzeit
0.000 ... 999999.000 [s]
p1120 [D] (10.000)
Hochlauframpe Skal
p1138 [C]
(1)
STW Sollwertkanal
<3>
p1122
r1198
r1198
.15
[2505.7]
1 = Hochlaufgeber überbrücken
Rampenabflachung
[3080.8]
STW Abl_strg
r0898
p1142
r0898
.6
[2501.7]
1 = Frequenzsollwert freigeben
[3050.8]
HLG Sollw am Eing [1/min]
1
r1119
von Sollwertbegrenzung
0
0
STW Abl_strg
<1>
p1141
r0898
r0898
.5
[2501.7]
0 = Hochlaufgeber einfrieren
1 = Interne HLG-Freigabe
[2634.8]
0 = Interner Schnellhalt
[2634.8]
HLG Setzw übern
p1143 [C]
<1>
Bei Tippen gesperrt.
<2> Nach einem 0/1-Signal wird ein Hochlauf neu gestartet.
<3> Bei aktiviertem Technologieregler (p2200 > 0, p2251 = 0) wird der Hochlaufgeber überbrückt (r2349.5).
<4> Wertebereich und/oder Werkseinstellung sind abhängig vom Power Module.
1
2
Sollwertkanal
Einfachhochlaufgeber
HLG Rücklaufzeit
0.000 ... 999999.000 [s]
p1121 [D] (10.000)
Rücklauframpe Skal
p1139 [C]
(1)
0 = Interner Schnellhalt
[2634.8]
0
0
1
Hochlaufgeber einfrieren
x
0
p1082
1
x
1
0
0
-p1082
y
1
p1082
-p1082
(0)
x
HLG Setzw
y
p1144 [C]
(0)
[3050.5] n_max
3
4
AUS3 t_Rücklauf
0.000 ... 5400.000 [s]
p1135 [D] (0.000)
<4>
0
1
0
0
1
T
T
up
dn
Tup
Tdn
y
t
STW Abl_strg
p1140
r0898
r0898
[2501.7]
t
Tup
Tdn
Sonstige Zustandsbits
1
Hochlauf aktiv
+ –
0
Rücklauf aktiv
p1082
HLG Tol HL/RL akt
0.000 ... 1000.000 [1/min]
p1148 [D] (19.800)
5
fp_3060_97_53.vsd
12.12.2012
0
0
1
1 = Hochlaufgeber freigeben
<2>
.4
HLG Beschleunigung [1/s²]
Hochlaufgeber Zustandsbits
6
7
Funktionsplan
G120 CU240B/E-2
V4.6
n_soll_4
[3080.1]
r1149
[3080.5]
8
- 3060 -