Inhaltsverzeichnis
Werbung
B55
AD(05)
B56
AD(03)
B57
M
B58
AD(01)
B59
+Vio
B60
ACK64_N
B61
+5V
B62
+5V
Tabelle 20: Pinbelegung PCI-Schnittstelle
7.2
LBU-Schnittstelle
Statt der PCI-Schnittstelle kann der Leiterplatten Direktstecker auch für die LBU-Schnittstelle verwendet werden.
In diesem Fall gilt folgende Signalbelegung.
Steckername:
X1
Steckertyp:
124-pol. Leiterplatten-Direktstecker
Pin-Nr
Name
B1
-12V
B2
TCK
B3
M
B4
TDO
B5
+5V
B6
+5V
B7
LBU_IRQ1_N
B8
-
B9
-
B10
-
B11
-
B12
-
B13
-
B14
-
B15
M
B16
CLK
B17
M
B18
LBU_CS_M_N
B19
+Vio
B20
LBU_CS_R_N
B21
LBU_SEG0
B22
M
B23
LBU_AB19
B24
LBU_AB17
B25
+3,3V
B26
LBU_AB15
B27
LBU_AB13
B28
M
B29
LBU_AB11
B30
LBU_AB09
B31
+3,3V
B32
LBU_AB07
B33
LBU_AB05
B34
M
B35
LBU_AB03
B36
+3,3V
B37
LBU_AB01
B38
M
B39
-
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
Adresse/Daten
Adresse/Daten
Masse
Adresse/Daten
IO Versorgung
Acknlg64 vom Master
Versorgung
Versorgung
Funktion
Versorgung
JTAG
Masse
JTAG
Versorgung
Versorgung
INT1 Low aktiv
Reserved
Reserved
Reserved
Reserved
Key
Key
Reserved
Masse
(*1)
PCI Clock
Masse
CS für ERTEC 400
Speicherresourcen
IO Versorgung
CS für LBU-Konfig-Register
Segmentadresse0
Masse
Adressbus Bit 19
Adressbus Bit 17
Versorgung
Adressbus Bit 15
Adressbus Bit 13
Masse
Adressbus Bit 11
Adressbus Bit 9
Versorgung
Adressbus Bit 7
Adressbus Bit 5
Masse
Adressbus Bit 3
Versorgung
Adressbus Bit 1
Masse
Reserved
A55
AD(04)
A56
M
A57
AD(02)
A58
AD(00)
A59
+Vio
A60
REQ64_N
A61
+5V
A62
+5V
Pin-Nr
Name
A1
TRST_N
A2
+12V
A3
TMS
A4
TDI
A5
+5V
A6
LBU_IRQ0_N INT0 Low aktiv
A7
-
A8
+5V
A9
-
A10
+Vio
A11
-
A12
-
A13
-
A14
3,3Vaux
A15
RST_N
A16
+Vio
A17
LBU_CFG
A18
M
A19
LBU_RDY_N
A20
LBU_SEG1
A21
+3,3V
A22
LBU_AB20
A23
LBU_AB18
A24
M
A25
LBU_AB16
A26
LBU_AB14
A27
+3,3V
A28
LBU_AB12
A29
LBU_AB10
A30
M
A31
LBU_AB08
A32
LBU_AB06
A33
+3,3V
A34
LBU_AB04
A35
M
A36
LBU_AB02
A37
M
A38
LBU_AB00
A39
+3,3V
34
Adresse/Daten
Masse
Adresse/Daten
Adresse/Daten
IO Versorgung
Request64 vom Master
Versorgung
Versorgung
Funktion
JTAG
Versorgung
JTAG
JTAG
Versorgung
Reserved
Versorgung
Reserved
IO Versorgung
Reserved
Key
Key
Auxiliary Power
(*1)
PCI Reset
IO Versorgung
RD/WR Control:
0: separate RD und WR–Ltg.
1: LBU_WR_N für RD/WR
Masse
Ready-Signal (Polarität
abhängig von LBU_POL_RDY)
Segmentadresse1
Versorgung
Adressbus Bit 20
Adressbus Bit 18
Masse
Adressbus Bit 16
Adressbus Bit 14
Versorgung
Adressbus Bit 12
Adressbus Bit 10
Masse
Adressbus Bit 8
Adressbus Bit 6
Versorgung
Adressbus Bit 4
Masse
Adressbus Bit 2
Masse
Adressbus Bit 0
Versorgung
EB 400 Handbuch
Version 1.2.3
Werbung
Inhaltsverzeichnis
