Hardwarestruktur Des Eb 400; Ertec 400; Funktionsübersicht - Siemens EB 400 Handbuch

2

Hardwarestruktur des EB 400

2.1

ERTEC 400

2.1.1 Funktionsübersicht
Eine genaue Funktionsbeschreibung des ERTEC 400 kann in den Dokumenten /1/ und /2/ nachgelesen werden.
In dieser Beschreibung werden nur die Hauptkomponenten kurz aufgelistet und anhand des Blockschaltbildes
dargestellt.
Im ERTEC 400 sind 3 AHB-Master integriert. Dabei handelt es sich um:

ARM946E-S mit Trace-/Debugport und leistungsfähigen Interruptcontroller

IRT-Switch mit 192 kByte K-RAM für Real-Time-Ethernet Kommunikation

Externer Host-Prozessor an PCI-/LBU-Interface
Den Mastern stehen folgende Peripherieblöcke zur Verfügung:

Externes-Memory-Interface (EMIF) mit SDRAM- und SRAM-Controller

internes SRAM 8 kByte

IO's über APB-Bridge
 32 Bit GPIO
 2 UART
 SPI
2 Timer

 F-Timer
 Watchdog
 Boot-ROM
 System-Funktion-Register
Durch das Multi-Layer-AHB-Bus-Systeme ist ein weitgehend voneinander unabhängiges Arbeiten der Master
möglich. Eine interne Arbitrierungslogik verhindert Zugriffskonflikte, wenn mehrere Master auf den gleichen
Peripherieblock zugreifen wollen. Die Funktionsgruppen des ERTEC 400 sind im folgenden Blockschaltbild
dargestellt:
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
11
EB 400 Handbuch
Version 1.2.3