Inhaltsverzeichnis
Werbung
FIQ #
BLOCK-
SOURCE
0
Watchdog
1
APB_Bus
2
Multilayer_AHB
3
PLL-Stat-
Register im
SCRB
4
IRT-Switch
5
IRT-Switch
6
Wahlweise
7
Wahlweise
Tabelle 5: FIQ-Interrupts
2.1.7.2
Host-Interrupts
Zum Hostsystem können über das PCI-Interface folgende Interrupts generiert werden die in der folgenden
Tabelle beschrieben werden:
INTERRUPT
VERWENDUNG
INTA_N
INTB_N
SERR_N
Tabelle 6: Hostinterrupts am PCI-Bus
Es ist zu beachten, dass bei Windows-Anwendungen mit PCI nur der INTA_N und SERR_N (für Parityfehler in
der Adresse) verwendet werden. INTB_N kann als Variante zugeschaltet werden (darf nicht in PC-Architektur
verwendet werden). Die folgende Tabelle zeigt die Zuordnung der IRT-Interrupts zu den PCI-Interrupts in
Abhängigkeit vom SCRB-Register PCI_INT_CTRL Register. Wird das EB 400 in einem PC betrieben, dann darf
INTB_N nicht beschaltet werden. Die Interrupts IRQ0_HP, IRQ1_HP und IRT_API_ERR sind Interruptquellen des
IRT-Switch.
INTA_N
INTB_N
IRQ1_HP
IRQ0_HP
IRQ1_HP
-
IRQ1_HP
IRQ0_HP
IRQ1_HP
-
Tabelle 7: Zuordnung der IRT-Switch-Interrupts zu den PCI-Interrupts
2.1.7.3
Host/ARM946-Interrupts
Über den IRT-Switch sind Host und ARM946-µP in der Lage einen Interrupt zur jeweils anderen Seite zu
generieren. Dies erfolgt durch einen Schreibzugriff auf IRT-Switch-Register:
Der Host löst einen Interrupt zum ARM946 durch einen Schreibzugriff auf das IRT-Interrupt-Register Activate-SP-
Interrupt aus. Der Schreibzugriff führt zu einem NRT-Interrupt mit gesetzen Bit INT-SPActivate im NRT-Interrupt-
Register. Je nach Konfiguration des IRT-Interrupt-Controllers wird der Sammelinterrupt IRQ0_SP oder IRQ1_SP
aktiviert.
Der ARM946 löst einen Interrupt zum Host durch einen Schreibzugriff auf das IRT-Interrupt-Register Activate-HP-
Interrupt aus. Der Schreibzugriff führt zu einem NRT-Interrupt mit gesetzen Bit INT-HPActivate im NRT-Interrupt-
Copyright © Siemens AG 2010. All rights reserved.
Änderungen vorbehalten
SIGNAL
DEFAULT
Steigende Flanke
Steigende Flanke Zugriff auf nicht vorhandene Adresse am APB
Steigende Flanke Zugriff auf nicht vorhandene Adresse am AHB
Steigende Flanke
IRQ_IRT_END
Steigende Flanke Ende der IRT-Phase (im IRT nicht maskierbar)
IRQ_LOW_
Steigende Flanke
WATER
Wahlweise
Steigende Flanke
IRQ[15:0]
Wahlweise
Steigende Flanke
IRQ[15:0]
PCI
Embedded
Bei PC PCI Anwendungen nur für Adressparity-Fehler zu
PCI
SERR_N
-
IRQ0_HP
IRT_API_ERR
IRQ0_HP or
IRT_API_ERR
Sammel-Interrupt von:
Peripherie-QVZ (EBU: Memory Controller)
PCI-Slave-QVZ
PLL-Loss-State
PLL-Lock-State
s. SCRB-Register PLL_Stat_Reg
Die Low-Water-Mark ist unterschritten
default: IRQ0_SP (highpriorer IRT-Interrupt
Frei programmierbare IRQ-Quelle
BEMERKUNGEN
Zur Funktion der PCI Karte gehörender Interrupt
Verboten für PC PCI Anwendungen
verwenden
PCI_INT_CTRL(0)
(EN_INTB)
0
1
0
1
16
BEMERKUNG
PCI_INT_CTRL(1)
(EN_SYNC_ERR)
0
0
1
1
EB 400 Handbuch
Version 1.2.3
Werbung
Inhaltsverzeichnis
