Zeitliche Abfolge - Siemens simatic et 200sp Handbuch

Zeitliche Abfolge

Im folgenden Bild ist der zeitliche Ablauf bei Oversampling dargestellt. Die erfassten
Eingangsdaten eines Datenzyklus (Sendetakt) werden im nächsten Datenzyklus in das
Interfacemodul kopiert und stehen im übernächsten Datenzyklus der CPU zur Verfügung.
n
Subtakt
Bild 5-4
Hinweis
Verwenden Sie in dieser Betriebsart für Bausteine in Ihrem Anwenderprogramm (z. B.
OB61) keine Untersetzung zum Sendetakt. So stellen Sie sicher, dass die Verarbeitung der
Daten im Anwenderprogramm der CPU zeitlich abgestimmt mit der Erfassung auf dem
Modul erfolgt.
Digitaleingabemodul DI 8x24VDC HS (6ES7131‑6BF00‑0DA0)
Gerätehandbuch, 03/2015, A5E35243809-AA
Erfasster Wert aus Takt n
Je 8 bit x 32 (max.) = max. 32 byte Eingangsdaten pro Datenzyklus
Oversampling
Betriebsart Oversampling (OVS)
5.2 Parameter/Adressraum
55