Hitachi CL32W35TAN Serviceanleitung Seite 92

SECTION DU MICROCONTRÔLEUR DU CHÂSSIS A8/D8
INTRODUCTION :
Le microcontrôleur principal du châssis A8/D8 est situé à I001 (ST92R195B). C'est un QFP (ensemble plat quadruple) à 80
broches, monté en surface pour des raisons de compacité. Ce composant extrêmement complexe contrôle de nombreux autres
circuits intégrés via des lignes d'entrée/sortie spéciales ou du bus I2C. Ce composant produit également les signaux RGB pour
l'affichage sur écran (OSD) des menus et du télétexte. Le composant peut acquérir, décoder et afficher le télétexte sans avoir
besoin d'un CI séparé. Ce microcontrôleur ne comporte pas de ROM, et une mémoire séparée est donc requise pour stocker le
code programme nécessaire à l'exploitation du téléviseur. Cette mémoire est située à I002 et est programmable en temps multiple
(MTP). Ceci permet de reprogrammer le composant, et à l'avenir il pourra même être reprogrammé sur la carte sans avoir à ouvrir
l'arrière du téléviseur. Le téléviseur mémorise toutes les préférences nécessaires du client et les réglages d'exploitation dans une
EEPROM sur carte (E2). Ce composant peut contenir 2Ko d'informations telles que les informations de programme (fréquence,
nom, réglages AV, etc.), les réglages d'alignement d'usine (géométrie, équilibre du blanc, AFC/AGC du tuner, etc.), les erreurs de
diagnostic d'entretien et les réglages de contrôle du client (volume, luminosité, contraste, etc.). Ce composant communique avec le
microcontrôleur principal via le bus I2C, même en mode de veille.
MICROCONTRÔLEUR PRINCIPAL (I001)
INTRODUCTION
Le ST92R195V est un microcontrôleur amélioré basé sur le jeu d'instructions ST9+ de ST Microelectronics. Il est capable d'afficher
les menus et le télétexte sur les téléviseurs en 50Hz et 100Hz. Ce composant peut acquérir, décoder et afficher les pages
d'informations de télétexte en modes FLOF (Texte rapide) et TOP (seulement en Allemagne/Suisse/Autriche). Le composant
fonctionne à partir d'un seul quartz 4MHz et d'une alimentation +5V. Des lignes d'adresse/données spéciales lui permettent
d'accéder à 3Mo d'espace d'adresse, bien que dans ce téléviseur il n'adresse que 128Ko (1Mbit). Ces lignes d'adresse/données
sont connectées au composant EPROM/MTP qui contient les instructions nécessaires pour le contrôle du téléviseur.
DESCRIPTION
LIGNES D'ADRESSE MMU DE L'INTERFACE DE MÉMOIRE EXTERNE
•
Les broches 1 (MMU0), 15 (MMU1) et 16 (MMU2) sont utilisées pour accéder aux adresses de plus de 64Ko.
Normalement, les broches 15 et 16 ne sont pas utilisées lorsque le composant EPROM/MTP de 128Ko
(MX26C1000APC) est utilisé à la position I002.
•
La broche 2 (MMU3) est utilisée pour sélectionner soit l'EPROM/MTP à la position I002, soit un composant futur qui
pourra être installé à la position I003. Lorsque cette ligne est au niveau bas, le MX26C1000APC à la position I002 est
activé (validation de circuit).
•
La broche 17 (MMU4) est utilisée comme port de sortie pour dériver le signal d'horloge requis pour décaler les données
dans le registre à décalage 74HC595 (I006).
•
La broche 18 (MMU5) n'est pas utilisée.
LIGNES DE CONTRÔLE DE L'INTERFACE DE MÉMOIRE EXTERNE
•
La broche 4 est la ligne d'échantillonnage de données qui est connectée à l'entrée d'activation de sortie de
l'EPROM/MTP (I002). Lorsque les données sont lues de l'EPROM/MTP, cette ligne est temporairement au niveau bas.
•
La broche 8 est la ligne Écriture/Lecture pour I003. Normalement, cette ligne n'est pas utilisée (HAUTE), mais si une
SRAM était installée dans cette position, la ligne pourrait être au niveau bas pendant l'écriture de données dans la SRAM.
LIGNES D'ADRESSE DE L'INTERFACE DE MÉMOIRE EXTERNE
•
Les broches 3, 5, 6, 7, 13, 14 et 71 à 80 sont les lignes d'adresse requises pour spécifier quel emplacement d'une page
de 64Ko doit être accédé par l'EPROM/MTP (I002). Ces lignes seront aussi connectées à I003 si une SRAM est installée
à l'avenir. Normalement, ces lignes changeront d'état (0V à environ +5V). Il est possible de confirmer que le
microcontrôleur fonctionne correctement en plaçant un oscilloscope sur la broche 12 de l'EPROM/MTP (I002). Dans ce
cas, cette ligne devrait changer d'état très fréquemment.
LIGNES DE DONNÉES DE L'INTERFACE DE MÉMOIRE EXTERNE
•
Les broches 63 à 70 sont les broches requises pour recevoir les données de l'EPROM/MTP (I002). Si une SRAM était
installée à la position I003, ces lignes seraient utilisées pour transférer les données du microcontrôleur à la SRAM. Dans
des circonstances normales, ces lignes changent de BAS (0V) à HAUT (+5V environ).
CONNEXIONS DE MASSE
•
La broche 9 (GNDM) est la connexion de masse (0V) pour l'interface de mémoire externe. Elle doit être exempte de bruit
pour permettre des communications satisfaisantes entre le microcontrôleur et l'EPROM/MTP (ou SRAM).
•
La broche 35 (GND) est la connexion de masse numérique (0V) pour le fonctionnement normal du composant.
•
La broche 62 (GNDA) est la connexion de masse analogique pour le CNA et les boucles à verrouillage de phase (PLL).
91