Inhaltsverzeichnis
Werbung
M
X
4
L
M
X
4
L
P
B
S
R
A
M
(
P
i
p
e
l
i
n
e
P
B
S
R
A
M
(
P
i
p
e
l
i
n
e
Bei Sockel 7-CPUs erfordert ein Burst-Datenlesevorgang vier „Qwords" (Quad-word, 4x16 = 64 Bits). PBSRAM erfordert nur
eine Adressdekodierungszeit und sendet die restlichen Qwords gemäß einer vorbestimmten Sequenz automatisch zur CPU.
Normalerweise ist diese Sequenz 3-1-1-1, die also insgesamt aus 6 Takten besteht und schneller als asynchrones SRAM ist.
PBSRAM wird oft in L2 (Level 2) Caches von Sockel 7 CPUs verwendet. Slot 1- und Sockel 370-CPUs brauchen kein PBSRAM.
P
P
C
C
1
1
0
0
0
0
D
D
I
I
M
M
M
M
SDRAM
DIMM, welches 100MHz CPU FSB-Bustakt unterstützt.
P
C
1
3
3
D
I
M
M
P
C
1
3
3
D
I
M
M
SDRAM
DIMM, welches 133MHz CPU FSB-Bustakt unterstützt.
P
C
-
1
6
0
0
o
d
e
r
P
C
-
P
C
-
1
6
0
0
o
d
e
r
P
C
-
Basierend auf der FSB-Frequenz hat DDR DRAM zwei Arbeitsfrequenzen bei 200MHz und 266MHz. Da der DDR
DRAM-Datenbus mit 64-Bit läuft, wird eine Datentransfer-Bandbreite von bis zu 200x64/8=1600MB/s bzw. 266x64/8=2100MB/s
ermöglicht. Demzufolge arbeitet PC-1600 DDR DRAM mit einer FSB-Frequenz von 100MHz und PC-2100 DDR DRAM mit einer
FSB-Frequenz von 133MHz.
d
B
u
r
s
t
S
R
A
M
)
d
B
u
r
s
t
S
R
A
M
)
2
1
0
0
D
D
R
D
R
A
M
2
1
0
0
D
D
R
D
R
A
M
90
O
n
l
i
n
e
-
H
a
n
d
b
u
O
n
l
i
n
e
-
H
a
n
d
b
u
c
h
c
h
Werbung
Inhaltsverzeichnis
