용하면 RAS(열 주소)에서 CAS(행 주소)로의 변환 타이밍을 결정할 수 있습니다.
클록 사이클이 짧을수록 DRAM 성능이 빨라집니다.
TRP
DRAM 타이밍 모드가 [Manual(수동)]으로 설정되어 있으면, 이 필드를 조정할
수 있습니다. 이 항목은 사전에 충전할 수 있는 RAS 사이클 수를 제어합니다.
DRAM 재충전 이전에 RAS가 충전 시간을 충분히 갖지 못할 경우, 충전이 불충
분해서 DRAM이 데이터를 보존하지 못할 수 있습니다. 이 항목은 시스템에 동기
화 DRAM이 설치된경우에만 적용됩니다.
TRAS
DRAM 타이밍 모드가 [Manual(수동)]으로 설정되어 있으면, 이 설정은 RAS가
메모리 셀로부터 읽거나 메모리 셀에 쓰는 데 걸리는 시간을 결정합니다.
TRTP
DRAM 타이밍 모드가 [Manual(수동)]으로 설정되어 있으면, 이 설정은 읽기와 선
충전 명령 사이의 시간 간격을 제어합니다.
TRC
DRAM 타이밍 모드가 [Manual(수동)]으로 설정되어 있으면, 이 필드를 조정할
수 있습니다. 행 사이클 시간은 메모리 행이 행 활성화에서 현재 행의 사전 충
전에 이르기까지 전체 사이클을 완료하는 데 필요한 클록 사이클의 최소 수를
결정합니다.
TWR
DRAM 타이밍 모드가 [Manual(수동)]으로 설정되어 있으면, 이 필드를 조정할 수
있습니다. 유효한 쓰기 작업의 완료 후 현재 뱅크를 사전 충전할 수 있을 때까지
경과해야 하는 지연(클럭 사이클의)을 지정합니다. 이지연은 사전 충전이 발생하
기 전에 쓰기 버퍼의 데이터를 메모리 셀에 쓸 수 있도록 하는 데 필요합니다.
TRRD
DRAM 타이밍 모드가 [Manual(수동)]으로 설정되어 있으면, 이 필드를 조정할 수
있습니다. 다른 뱅크의 active-to-active 지연을 지정합니다.
TWTR
DRAM 타이밍 모드가 [Manual(수동)]으로 설정되어 있으면, 이 필드를 조정할
수 있습니다. 이 항목은 읽기 명령지연에 데이터 쓰기(Write Data In to Read
Command Delay) 메모리 타밍을 제어합니다. 이 항목이 DDR 장치의 동일한 내
부 뱅크에 대한 유효한 최종 쓰기 작업과 다음 읽기 명령 사이에 발생하는 클럭
사이클의 최소 수를 구성합니다.
1T/2T Memory Timing (1T/2T 메모리 타이밍)
DRAM 타이밍 모드가 [Manual(수동)]으로 설정되어 있으면, 이 필드를 조정할
수 있습니다. 이 필드가 SDRAM 명령 대기 시간을 제어합니다. [1T]를 선택하면
SDRAM 신호 컨트롤러가 1T(T=클럭 사이클) 속도로 실행됩니다. [2T]를 선택하
면 SDRAM 신호 컨트롤러가 2T 속도로 실행됩니다.
SoftWare Memory Hole (소프트웨어 메모리 홀)
DRAM 타이밍 모드가 [Manual(수동)]으로 설정되어 있으면, 이 필드를 조정할
수 있습니다. 이 필드에서는 소프트웨어 메모리 홀을 활성화/비활성화할 수 있
습니다.
46