Inhaltsverzeichnis
Werbung
Abbildung 11. Positionen der Speichersockel
Betriebsartspezifische Richtlinien
Jedem Prozessor sind vier Speicherkanäle zugewiesen. Die zulässigen Konfigurationen sind von dem ausgewählten
Speichermodus abhängig.
ANMERKUNG: DRAM-basierte DIMMs der Gerätebreiten x4 und x8, die RAS-Funktionen unterstützen, können
kombiniert werden. Es müssen jedoch alle Richtlinien für spezifische RAS-Funktionen beachtet werden. DRAM-
basierte DIMMs der Gerätebreite X4 behalten SDDC (Single Device Data Correction) im speicheroptimierten
(unabhängigen Kanal-) Modus bei. DRAM-basierte DIMMs der Gerätebreite X8 benötigen für SDDC den
erweiterten ECC-Modus (Advanced ECC).
Die folgenden Abschnitte enthalten für jeden Modus weitere Richtlinien zur Belegung der Steckplätze.
41
Werbung
Inhaltsverzeichnis
Fehlerbehebung
