Aufbaurichtlinien
Hinweis:
f
Im Q>Bereich darf die Adresse 255 fÂr Ein> und Ausgaben nicht benutzt
werden, da diese Adresse bei der Kacheladressierung fÂr die Kachel>
auswahl reserviert ist.
f
Bei Kacheladressierung mu˚ ein direktes Ansprechen des Q>Bereiches im
gleichen Zentralgerßt ausgeschlossen werden (Doppeladressierung!).
f
Die eingestellte Diagnose>Adresse kann nicht fÂr Ein> oder Ausgaben
genutzt werden.
Werden Âber die Anschaltung 308>3 die Adre˚bereiche Q, IM3 oder IM4
f
angesprochen, dann darf im Zentralgerßt keine Peripheriebaugruppe mit
gleicher Adresse stecken (Doppeladressierung!).
f
Das AG S5>115U kennt folgende Adre˚bereiche:
>
CPU 941 ... 944 Adre˚bereich P,
>
CPU!945 Adre˚bereich P und Q.
2.5
Kacheladressierung (Vervielfachen des Q>Bereichs)
Die sogenannte Kacheladressierung basiert auf der Vervielfachung des Q>
Adre˚raumes (Q>Bereich). Voraussetzung fÂr die Kacheladressierung ist, da˚
dieser Adre˚raum auch in ihrem Automatisierungsgerßt vorhanden ist. Im
AG!S5>135U, AG S5>150U und AG S5>155U ist dies der Fall.
Im AG S5>115U ist bei den CPUs 941 ... 944 nur der P>Bereich vorhanden.
Wenn Sie die BrÂcken X3, X9 und X11 auf der Baugruppe umstecken, k'nnen
Sie jede Anschaltung 308>3 auf Kacheladressierung umstellen (Æ Kap. 3.4.5).
Damit k'nnen Sie je Anschaltung 308>3 im Q>Bereich bis zu 4 x 255 Byte Ein> und
4 x 255 Byte Ausgabedaten bedienen.
Au˚erdem kann jede Anschaltung 308>3 im Zentralgerßt auf einen anderen
Kachel>Anfangsbereich eingestellt werden. Insgesamt stehen 64 Kachel>
Anfangsbereiche zur VerfÂgung. Somit sind mit Hilfe der Kacheladressierung
4!x 64 x 255 Byte fÂr Ein> und 4 x 64 x 255 Byte fÂr Ausgabedaten verfÂgbar.
Nutzen Sie zunßchst die M'glichkeiten der linearen Adressierung.
Es stehen Ihnen hierfÂr, abhßngig von Ihrem Automatisierungsgerßt, bis zu
1!kByte (4 x 256 Byte) Adre˚raum zur VerfÂgung. Erst wenn dieser Adre˚raum
nicht ausreicht empfiehlt sich das Vervielfachen des Q>Bereiches.
2>12
Anschaltung 308>3
EWA 4NEB 812 6051>01a