Herunterladen Diese Seite drucken

Denon DCD-3560 Wartungsanleitung Seite 15

Werbung

CXA1082AS/1182S
AnschiuBbelegung
28
Funktion
' Stérungssignaleingang. Stdérungsmessungsschaltung bei "H" aktiviert.
SpurfehlersignaleingangsanschiuB.
: Eingangsanschiu& fur Nulidurchgangsvergleicher, Spur,
_ EingangsanschiuB fir den Fensterkomparator zur ATSC-Erkennung.
Scharfsteliungsfehlersignaleingangsanschiu®.
+ Wenn der hohere Gain-bereich fiir Scharfstellungsservo reduziert werden soll, zwischen diesem Anschlu& und Anschlu&
i (9) einen Kondensator einschalten.
i Umschaltung auf den hGheren Gainbereich des Scharfstellungsservos durch FS3 EIN/AUS.
' AnschiuB fir exteme Zeitkonstante zur VergréBerung des unteren Bereichs des Scharfstellungsservos.
! Scharfsteliungstreiberausgang.
' Umkehrender Eingang fur Schartstellungsverstarker.
: Anschlu& fur externe Zeitkonstante zur Formung der Wellenform fiir die Scharfsteliungssuche.
' AnschiuG fir externe Zeitkonstante zur Verschiebung des hoheren Bereiches fur Gain, Spur.
Anschlu fur externe Zeitkonstante zur Verschiebung des hGheren Bereiches fiir Gain, Spur.
_{ Spurtreiberausgang.
TA(~)
"7 ofikenrender Eingang fir Verstarker, Spur,
SLt+)
Nichtumkehrender EingangsanschluG fir Sled-Verstarker.
FSET
SLO
SLEO-Treiberausgang.
SLI-)
|
Umkebrender Eingangsanschlu fiir Sled-Verstarker.
i Anschlu& fur die Kompensation der Spitze in der Spurphase und zur Festiengung von Foin CLV LPF.
SSTOP
| Anschlu@ fur den Grenzschalter zur Erkennung des innersten Kreises der CD Platte.
| AusgangsanschtuG fir FZC, AS, TZC, SSTOP, BUSY auf Kommando von der CPU.
C. OUT | Ausgangssignal fur die Titelnummernzahlung,
ODIRC
Dieser Anschiu@ wird verwendet, wenn auf Titel Nummer 1 gesprungen wird, ein 47-Kiloohm-Pullup-Widerstand ist ein-
gebaut,
XRST
! ReseteingangsanschiuS.
Reset bei "L"',
DATA,
Serieller Dateneingang von der CPU.
XLT
Latch-Eingang von der CPU,
CLK
'
i Taktsignaleingang fiir die serielle Datenibertragung von der CPU.
Ta Anschlu® fir externe Zeitkonstante fiir das Loop-Filter.
{
POL
POO-EingangsanschiuG tir den Phasenvergieicher CXD1125.
ISET
4 Gibt einen Strom zur Einstellung der Héhe des Riickschiagimpulses von Scharfstellungssuche, Spursprung und Sted,
VCOF
* Der Widerstand zwischen diesem Anschlu8 und dem Anschlu (37) ist ungefihr proportional der VCO-Freilauffrequenz.
C864
AusgangsanschluB des 8.64 Mhz-VCO.
LOCK
Fehibedienungsschutzschaltung, aktiv bei "L",
Ein 47-KiloohmPullup-Widerstand ist eingebaut.
moP
Anschiu® fiir den MFP-AnschiuB des
CXD 1125.
MON
: AnschiuB tir den MON-Anschiu8 des CXD1125.
FSw
Anschtu8 fiir die externe
LPF-Zeitkonstante
des
CLV -Servo-Abweichungssignals.
SPOL{~}'
UmkehreingangsanschiuS fir den Spindel treiberverstarker,
SPOLO
i Spindeltreiberausgang.
WOCK
FOK
i Takteingang fir Sequenzautomatik.
Normalerweise 88,2 kHz.
+
: Eingangsanschiu® fir FOK-Signal.
MIRR
' Eingangsanschiu& fiir Spiegetsignal "MIRR"'.
CXA1082AS/1182S
ee.
8 3
282
za
z
2
=
&
&
42
22s
68-4)
45)
(3-2-4)
LOOP FILTER
J2L DATA REGISTER
INPUT SHIFT REGISTER
ADDRESS
DECODER
OUTPUT DECODER
PSI-3
:
FSI-@
-TGI-2)s
TMI-7
TM3 TM4
Wu
to
Pad
ACKING PHASE COMPENSATION
FOCUS PHASE
Z\, | compensation ie
0-O-O—9-9—O-E-9-9
©-O-©—O—O-H-©-)
O08
—O@
ves
aa
e s e
=
e e
os
Se
ee
oa
eet
g £822
# 33
af
CxD1
12
LRCh
WOCK Yoo
OAIG~ ORO!
APTL. Aer
FRAME SYNC
Lo
OIGIT AL
ee
S aoa
|
fe
hf
| BIT.
SHIFT
ae
|
VCO CIRCUIT}
TIMING
GENERATOR
RAM ADORESS
GENERATOR
—— le. 0808
Voo
SOEX
CRCF EXK
— SUBG SCOR
SACK
$880
|
ED
owe iiss { .
Is
Ea
+ FSET@)
+—-
aver
SENS
29

Werbung

loading